

EMC 설계 • 대책보고서

(GM Motor Controller)



한 국 전 파 진 흥 협 회
E M C 기 술 지 원 센 터

1. 제품사진



사진 1. 제품 정면도



사진 2. 제품 뒷면도




그림 3. 제품의 커버를 제거한 상태

2. 제품의 기술적 사양

본 제품은 자동차의 Blower motor 의 풍량을 제어하기 위한 Controller 로 차량의 특성상 고저온 상태, 지속적인 진동 상태 등의 가혹한 조건에서 동작한다. 이러한 조건에서 정상적인 동작을 하기 위해서는 외란에 의한 오동작이나 회로상의 과전압, 과전류, short 상태를 보호하기 위한 신뢰성 향상이 필요하다.

본 제품은 General Motors specification GM9123P에 따른 EMC 기준을 만족하는 것을 목표로 설계 대책을 실시하였다. 대책전 사전 평가에서 해당 규격의 모든 항목(BCI, RI, CI, ESD등)은 규격을 만족하였으나 RE에서 규격을 만족하지 못하여 RE의 대책에 중점을 두고 대책을 실시했다.

RE 규격 제한치는 다음과 같다.

항목	Band	Region	Start Freq (Mhz)	Stop Freq (Mhz)	dBuV/m
NON-spark	EU1	Europe	0.15	0.28	41



	G1	Global	0.53	1.71	30
	NA1	America	45.2	47.8	12
	G2	Global	65.2	88.1	12
	JA1	Japan	75.2	90.9	12
	G3	Global	86.6	109.1	12
	G4	Global	140.6	176.3	12
	EU2	Europe	172.4	242.4	12
	G5	Global	310	320	20
	G6	Global	429	439	25
	G8	Global	1567	1583	50-10-50
Spark	EU1	Europe	0.15	0.28	63
	G1	Global	0.53	1.71	24
	NA1	America	45.2	47.8	24
	G2	Global	65.2	88.1	24
	JA1	Japan	75.2	90.9	24
	G3	Global	86.6	109.1	24
	G4	Global	140.6	176.3	24
	EU2	Europe	172.4	242.4	24
	G5	Global	310	320	30
	G6	Global	429	439	30

2.1 제품의 동작 원리 및 사양

■ 제품의 제어장치 동작원리

PWM 신호가 입력이 되면 PWM Duty에 따라서 Motor전압이 3 V~13 V까지 변경이 되면서 Motor속도가 변경이 된다. 그리고 배터리 전압이 6.5 V로 내려가거나 18 V로 올라갈 경우 자체 보호기능에 의해서 정지된다.

■ 제품의 사양

1. 정격

- 1-1. 동작전압범위 : 8~16V(± 0.5)
- 1-2. 정격전압 : 13.5V
- 1-3. 동작시 전력 (13.5V 기준) : 21~392W(± 2 W)
- 1-4. 정지시 전력 : 7mW
- 1-5. 동작시 부하소비전류(13.5V 기준) : 1.5~28A(-0.5 A, +1A)
- 1-6. 사용온도범위 : $-40 \sim 80$ (± 5) $^{\circ}$ C
- 1-7. 보존온도범위 : $-40 \sim 130$ (± 5) $^{\circ}$ C

2. 기본성능


- 2-1. 입력파형 : PWM
- 2-2. 입력주파수 : 30Hz~128Hz
- 2-3. 사용DUTY : 10%(최소)~70%(최대)
- 2-4. OVER, UNDER VOLTAGE

	OFF시	ON시	오차
UNDER VOLTAGE	6.5V	7V	± 0.5 V
OVER VOLTAGE	18V	16V	± 0.5 V


2-5. 패턴 LOS전압 : 최대시 0.5V(± 0.2)

2-10. MOTOR전압 특성 :

H-CAR MOTOR전압 SHEET



2.2 제품의 블록도



3. 전자파 문제 사전 검토 및 문제 제기

General Motors specification GM9123P EMC 기준에 따라 Pre-Test 결과 (BCI, RI, CI, ESD 등)은 해당 규격을 만족하지만 RE와 CE 항목은 해당규격을 만족하지 못했다. 주원인은 주변환경 조건에 따라 자동으로 On/Off 하는 Power TR이 구동 시 발생하는 Switching 주파수의 세력에 의한 것으로 판단된다.

회로적으로 보면 전원안정화를 위한 필터링 소자가 장착되지 않은 상태였다.

Current Graph




그림 4. 제품의 사전 Pre-Test 결과(Horizontal)

Current Graph




그림 5. 제품의 사전 Pre-Test 결과(Vertical)

4. 노이즈/EMC 문제 분석

4.1 소스원 분석

Current Graph




그림 6. Horizontal 측정 Data

Current Graph




그림 7. Vertical 측정 Data

사전 시험 결과 본 제품은 Horizontal의 5 MHz, 148.41 MHz, Vertical의 97.6 MHz에서 제한치를 초과 하였으며, 원인은 20KHz 스위칭 주파수에 의해 발생한 노이즈가 Power Line 을 통해 방사되는 것으로 확인되었다. 전원라인 입력단에 페라이트 비드를 이용한 배선 임피던스를 증가시켜 방사노이즈를 저감시키고 또한, 전원계통의 안정화를 꾀하여 전자파 내성을 향상 시킬 수 있다.

■ 페라이트 비드와 임피던스 특성

흔히 EMC 대책 수립을 위해 페라이트 비드를 많이 사용한다. 비드는 PCB 상에서 대책 수립이 완전하지 못한 경우 쉽게 사용할 수 있기 때문에 많이 이용된다. 사용 방법에 따라 구분하면 신호선 전체에 삽입되는 경우 동상 제거용이 되고 1 선에 삽입하면 차동모드의 임피던스를 증가시킨다. 페라이트 비드가 소스, 부하 임피던스에 따라 감쇠특성이 달라지는 것에 대해 설명하면 페라이트 비드를 전원선이나 신호선에 삽입할 때 잡음 감쇠량은 다음과 같은 등가회로에서 구할 수 있다.

$$\begin{aligned} \text{페라이트 비드 삽입손} &= 20 \log \frac{V_n / V_i \text{ 페라이트 비드가 없을 때}}{V_n / V_i \text{ 페라이트 비드가 있을 때}} \\ &= 20 \log \left(1 + \frac{Z_F}{R_L + R_s + Z_w} \right) \end{aligned}$$




그림 8. 페라이트 비드 삽입 시 감쇠량 등가회로

그림 8 과 같이 부하측 dc -가 프레임 접지로부터 플로팅 되어있는 일반적인 회로와 영상회로가 같이 묶여있는 경우가 있는데 플로팅 되어 있는 경우는 임피던스가 높아 비드 삽입으로 효과를 보기 힘들다. 통상적으로 페라이트 비드는 임피던스 300 옴을 기준으로 낮으면 낮을수록 감쇠 효과가 커진다. 반면에 점선의 접지루프가 단선되어 높은 임피던스 조건을 갖게 되어 개선효과를 기대하기 어렵다. 이는 부하회로의 dc -가 함체 접지에 연결되었는가에 의해 결정된다. 만일 dc-를 함체와 플로팅 시키면 부하측 기기의 함체와 PCB 간의 분포용량만 존재한다.

일반적으로 페라이트 비드는 원통의 튜브형과 플레이트 케이블 등에 사용되는 납작한 직사각형을 사용하는데 원통형의 경우 평균 자료가 짧아 높은 주파수까지 효과가 있으나 직사각형의 경우 평균 자료가 길어 자기저항이 증가하여 높은 주파수 대역에서 효과가 저감된다. 높은 주파수 대역에서 위 그림의 분포용량 C_p 에 의해 건너뛰는 신호세력으로 효과가 낮아진다. 페라이트 비드류는 소스와 부하 임피던스가 낮을수록 좋은 감쇠특성을 얻을 수 있다.

5. EMC를 고려한 설계·대책 및 결과

5.1 회로 부품 변경 및 수정사항

- 부품 변경 사항


1. 전원단 필터에 NM Choke Bead (페라이트 비드) 2개 각각 추가함.
2. IC에 바이패스 콘덴서(104) 각각 추가함.-> 내성 보완용

- 부품 변경 후 발생할 현상 제시

: 노이즈 감소 및 4항 노이즈 분석 항목 참조

- 변경 및 수정된 부품의 사양 첨부(부품 Spec.)


1. NM Choke Bead spec.(E-Tech Electronics)



2. NM Choke Bead 사양

Part No.	Z of at 100MHz (Ω min.)
BL6H6010(3T)	700

5.4 변경 후 회로도




5.5 제품의 시험결과 전 • 후 사진

5.5.1 시험 전



5.5.2 시험 후




■ 설계 • 대책 변경 안에 대한 설명

- 1) DC전원 입력단에 에 NM Choke Bead (페라이트 비드) 2개 각각 추가하여 방사 노이즈(RE) 및 내성(CS, BCI) 향상을 위한 필터 삽입.
- 2) Q6 모터 구동용 Tr 및 U7A OP Amp.에 바이패스 콘덴서(104) 추가함

6. 시험에 따른 설계•대책 측정결과 및 분석


6.1 설계•대책전 데이터

Current Graph



Horizontal 측정 Data


Current Graph



Vertical 측정 Data


6.2 설계 • 대책 후 데이터

Current Graph



Horizontal 측정 Data

Current Graph



Vertical 측정 Data

7. EMC 설계·대책 분석

EMI 의 주요 원인이 되는 전자파의 발생은 DC 나 정현적인 교류와 같이 시간에 따라 주기적으로 변하는 선형신호가 반도체를 사용한 비선형회로망을 만날 때 불요전자파, EMI 가 발생된다. 다시 말해 전기 전자 기기에 전원을 공급하고 동작시키면 모든 기기는 주파수, 전자파의 크기는 다르지만 반드시 전자파가 발생된다. 따라서 전자파를 발생시키지 않는 전기전자 기기는 이 세상에서 존재하지 않는다. 전자파의 규제 목적은 공중통신에 할당된 무선통신을 보호하는 것과 낮은 전압으로 동작하는 제어기기의 오동작을 방지하기 위해 일정량의 제한값 이내로 제한하는 것이다. 따라서 EMC 대책이란 국제규격으로 정한 제한값 이내로 불요전자파가 발생되도록 하는 EMI 와 일정형태의 인위적인 전자파 잡음을 만들어 시료에 인가하여 견디는 능력을 평가하는 EMS 와 관련된 일련의 시험으로 정의 할 수 있으며, 이들 2 가지는 아래 그림 9 에서와 같이 방향이 양립된다 하여 EMC 라 하며 보다 광의적인 의미를 갖는다.




그림 9. 전자파의 발생

■ 디지털 노이즈의 발생 요인

불요 전자파, EMI 의 발생은 아날로그의 경우 변조방식과 변조도에 따라, 디지털의 경우 펄스의 폭, 반복 주파수, 상승시간 및 펄스 진폭에 의해 결정된다. 아날로그의 경우 변조방식과 변조도에 따라 스퓨리어스 분포가 달라진다. 하모닉의 경우 기본파의 배수 (짝수, 홀수배) 주파수 성분의 고조파를 말하며, 스퓨리어스는 변조에 따라 달라지는 것으로

고조파 사이에 분포하는 성분의 고주파를 말한다. 이외 소자의 발열에 의한 광대역 잡음은 고전적인 잡음으로 전 주파수 대역에서 발생하는 화이트 노이즈 성분으로 세력은 작으나 전 주파수 대역에 걸쳐 분포하므로 위성 수신기와 같은 고이득 증폭기에서 매우 큰 문제를 야기시키므로 방열판 설계가 중요하다.




그림 10. 스퓨리어스와 하모닉의 정의

일반적으로 일정 주기를 갖는 구형파의 경우 푸리에 급수로 전개하여 하모닉 발생 주파수와 크기와 주파수를 예측할 수 있다. 일반적으로 우리가 말하는 클럭과 같은 구형파는 정확한 구형파가 아닌 사다리꼴 파형에 가깝다. 따라서 이에 대한 해석은 사다리꼴 구형파를 대상으로 해석한다. 만일 펄스의 상승시간 $t = 0.1 \times 10^{-6} [\text{sec}]$, 진폭 $A = 1 \text{ V}$, 펄스폭 $d = 10^{-6}$ 인 다음과 같은 파형의 스펙트럼을 푸리에 급수로 전개하면 다음과 같은 분포를 갖는다.




그림 11. 구형파의 스펙트럼 발생 주파수 및 레벨

위 그림 11 에서 펄스가 주어지면 발생될 하모닉 스펙트럼의 주파수 대역과 레벨을 예측 할 수 있다. 주파수까지 고조파가 일정한 레벨 $2Ad$ 로 유지되다 급격히 20 dB/dec 로 $f=1/\pi t$ 까지 주파수에 따라 $e=2A/\pi f$ 로 감소한다. 주파수 $f=1/\pi t$ 부터는 40 dB/dec 로 감소한다. 여기서 X 축은 로그 눈금이며 Y 축은 발생잡음의 레벨로 스펙트럼 분석기의 대역폭을 1 MHz 로 했을 때의 $\text{dB}\mu\text{V}$ 단위의 값이다. 일반적으로 스펙트럼 분석의 경우 해상 대역폭(Resolution band width), 영상 대역폭(Video band width)이 있는데 이들의 설정값에 따라 레벨이 많이 바뀌므로 규격에는 반드시 대역폭이 정해져 있으므로 측정에 주의를 요한다. 어떤 주기 T 를 갖고 상승시간이 t_r 이고 50% 반치점의 펄스폭 d 인 아래와 같은 사다리꼴 파형의 경우 앞서 펄스폭과 상승시간만 주어진 조건과 주기 T 가 주어진 조건에서

하모닉의 스펙트럼 분포는 아래와 같이 기울기가 꺾이는 주파수는 같으나 기울기와 진폭이 주기 T에 의해 달라지는 특성이 있다.








그림 12. 주기 T를 갖는 구형파의 스푸리어스 발생주파수 및 레벨


앞서 기술된 펄스의 듀티 사이클 δ 는 펄스 상승시간 t_r 과 펄스 반치폭 시간 d , 펄스의 주기 T가 주어질 때 다음 관계식으로도 표현 될 수 있다.

$$\delta = (t_r + d)/T$$

위 그림은 사다리꼴 파형의 고조파 파형을 예측한 것이고 기타 파형은 종류에 따라 고조파의 스펙트럼이 달라지는데 같은 방법으로 각각의 파형을 푸리에 급수로 전개하여 대략적으로 나타내면 다음과 같다. 따라서 전자파 대책이란 파형의 날카로움을 L, C, R 을

적절하게 삽입하여 정현파와 같이 무디게 하여 발생하는 하모닉 주파수 영역을 낮추는 것이다. 각 파형별 하모닉 발생 기울기를 1 $\mu\text{V}/\text{MHz}$ 로 표시하면 다음 표로 요약된다.

파형 A: volt, t, T: sec	하모닉 기울기 1 $\mu\text{V}/\text{MHz}$, f: MHz
1. 톱니파 	1) 낮은 주파수에서 고조파 크기; $v = 110 + 20 \log A(t_1 + t_2)$ 2) 스퓨리어스(하모닉간에 발생하는 전자파)의 크기; $v = 110 + 20 \log A \left(\frac{t_1 + t_2}{t_2} \right) - 20 \log f$ 3) 높은 주파수에서 고조파 크기; $v = 100 + 20 \log A \frac{(t_1 + t_2)}{t_1 t_2} - 40 \log f$
2. 날카로운 톱니파 	1) 낮은 주파수에서 고조파 크기; $v = 113 + 20 \log At$ 2) 높은 주파수에서 고조파 크기; $v = 110 + 20 \log \frac{A}{t} - 20 \log f$
3. 반파 정류파형 	1) 낮은 주파수에서 고조파 크기; $v = 106 + 20 \log At$ 2) 높은 주파수의 고조파 크기; $v = 104 + 20 \log \frac{A}{t} - 40 \log f$
4. 전파정류 파형 	1) 낮은 주파수에서 고조파 크기; $v = 112 + 20 \log At$ 2) 높은 주파수에서 고조파 크기; $v = 110 + 20 \log \frac{A}{t} - 40 \log f$


5. 복극성 구형파


1) 낮은 주파수에서 고조파 크기;

$$v = 126 + 20 \log At$$

2) 높은 주파수에서 고조파 크기;

$$v = 116 + 20 \log A - 20 \log f$$


6. 단극성 구형 펄스


1) 낮은 주파수에서 고조파 크기;

$$v = 126 + 20 \log AT$$

2) 높은 주파수에서 고조파 크기;

$$v = 116 + 20 \log A - 20 \log f$$

7. 사다리꼴 파


1) 낮은 주파수에서 고조파 크기;


$$v = 126 + 20 \log A(t + t')$$

2) 하모닉간 스퓨리어스 크기;

$$v = 116 + 20 \log A - 20 \log f$$

3) 높은 주파수에서 고조파 크기;

$$v = 106 + 20 \log \frac{A}{t'} - 40 \log f$$


8. 대칭형 삼각파


1) 낮은 주파수에서 고조파 크기;

$$v = 126 + 20 \log At$$

2) 높은 주파수에서 고조파 크기;

$$v = 106 + 20 \log \frac{A}{t} - 40 \log f$$

9. 연속 삼각파


1) 낮은 주파수에서 고조파 크기;

$$v = 110 + 20 \log At$$

2) 높은 주파수에서 고조파 크기;

$$v = 110 + 20 \log A - 20 \log f$$

그림 13. 파형별 고조파 크기의 예측

7.1 PCB 상 주요 EMC 대책 방법

PCB 상에서 EMC 대책은 원가가 낮추고 시간을 절약 할 수 있어 가장 중요하다.

- 1) 영상회로, 고속 데이터 처리, 산업용, 의료용 기기등 전자파에 민감한 기기는 다층기판을 사용하여 Vcc-Gnd 간 전압이 절대적으로 안정화 되도록 설계한다.




그림 14. PCB의 다층화와 예각처리

- 2) 패턴은 90°로 꺾지 말고 45°로 처리하여 패턴의 임피던스 불연속을 줄여 반사량을 낮춘다.
- 3) Vcc-Gnd 면은 최대한 가까이 배선하고 면적을 넓게 하여 분포용량을 높여 가상의 공진이 없는 평판 커패시터를 만들어 준다.




그림 15. 패턴의 분포용량과 Ground guard 처리

- 4) 다층기판의 경우 Gnd 층에 클럭 패턴과 고속 데이터 선, I/O port 를 배치 시켜 Gnd 가드와 충분한 분포용량을 갖도록 설계하고 필요 시 비드를 삽입한다,
- 5) 클럭선은 가능한 짧게 배선하고 추가로 직렬저항이나 병렬 컨덴서를 삽입 할 수 있는 란드를 미리 마련한다.
- 6) 프로세서 등 집적회로에 공급되는 전원은 공진점이 높은 칩 스톱이나 튜브라 컨덴서를 이용 Vcc 를 관통시켜 부하 변동에 따른 전원을 수백 MHz 대역까지 극도로 안정화 시킨다.
- 7) 체배형 클럭회로가 사용된 회로에서는 기본 클럭보다 체배회로가 내장된 집적회로의 전원과 고속 RAM 회로에 공급되는 클럭회로는 튜블라형 컨덴서를 사용하여 전원과 신호선을 수백 MHz 까지 극도로 안정화 시킨다.




그림 16. 클럭 주변회로 처리

- 8) 바이패스 컨덴서는 집적회로의 종류에 맞게 용량을 선정하고 정해진 조건에서 컨덴서의 공진점을 높이기 위해서는 물리적으로 컨덴서의 용량을 낮춰 104 를 103, 102 로 잡음 주파수에 맞게 선택하고 컨덴서는 능동소자 외 최대한 가까이에 취부하도록 한다.




그림 17. 바이패스 콘덴서 위치와 용량결정

- 9) I/O 패턴 역시 가능한 접지가드가 신호선을 감싸는 구조로 설계한다.
- 10) I/O 배선은 가능한 평형회로가 되도록 설계하고 광 결합기, 트랜스 등을 이용하여 완전하게 전도적으로 분리시키거나 동상제거용 코일과 컨덴서를 이용하여 동상모드 제거비를 높이도록 회로를 설계한다.
- 11) I/O 포트의 신호 궤환선은 비록 공통으로 사용 할 수 있어도 신호선에 따라 1:1로 궤환선을 배열한다.
- 12) PCB 상에서 I/O 포트는 EMI의 방사원이면서 각종 EMS 신호의 입력단이 되므로 가능한 회로측 임피던스를 높이고 신호선 1 선과 함체접지 (FG)간에 임피던스를 낮추어 EMI, EMS 신호가 접지측으로 공진점 없이 바이패스 되도록 회로를 설계한다.
- 13) PC와 같이 메인 보드에 용도별 카드를 삽입하고 I/O를 인출시키는 구조의 경우, 각종 커넥터가 연결되는 금속부와 함체간에 접촉부 360° 전부가 완벽하게 밀착되어 접촉저항이 극소화 되도록 내부 충전재까지 도전성을 갖는 가스킷이나 핑거로 확실하게 고정한다.
- 14) I/O 커넥터의 구조는 원형 커넥터에 관통형 컨덴서가 내장되고 실드시킨 케이블을 사용하는 것이 EMC에 가장 확실한 방법이나, 기구적 구조적인 문제가 있는 경우 3극 컨덴서의 사용을 권한다.




그림 18. 컨넥터 주변회로 처리 및 회선의 평형화, 분리방법

신호선의 경우 AI, DI 모두를 DC 적으로 분리 시키는 것이 가장 이상적이나 원가나 부피가 너무 커져 문제가 되는 경우 CM 쇼크로 CM 임피던스를 높이고 신호선과 궤환선 각각에 공진점이 높은 콘덴서를 함체간에 취부하여 CM 모드 노이즈를 제거할 수 있다. 특히, AI 의 경우 OP Amp 의 이득을 초단에서 너무 높이면 잡음도 함께 증폭되므로 주의해야 하며 패턴에 Gnd 가드를 설치하고 신호선의 길이가 긴 경우 과전압 보호 소자 3 개를 삽입하여, +/- 양전원 방식을 사용하여 CMRR 를 최대한 높이도록 설계한다.

- 15) 전원용 필터는 보드 실장형 보다 금속으로 차폐된 필터를 사용하고, 산업용 중요기기의 전원 입력단은 철재 배관하고 복권형 잡음 차단형 트랜스로 전도적으로 분리 시킨다.




그림 19. 전원의 전도적분리 및 주파수별 접지처리

- 16) 필터나 잡음차단 트랜스의 입력과 출력은 반드시 분리 배관하여 대향시켜 인출한다.
- 17) 내부 배선을 반드시 트위스트 시켜야 하며, dc 접지는 주파수에 따라 수백 MHz 이상이면 FG 에 Short 시키고, 일반 산업용 기기는 Open 또는 용량적으로 접지시켜야 한다. 단, 접지루프의 발생이 불가피한 경우, 예를 들어 동축 컨넥타와 같이 dc common- 함체 Gnd 간에 dc 적으로 연결되어야 하는 경우 접지선에 인덕터를 삽입하여 접지루프 전류를 최소화 시킨다.
- 18) 모든 패턴과 부품을 고주파적 등가회로로 해석하여 패턴은 저항과 인덕터의 직렬회로로, 거리와 면적이 존재하면 분포용량이 존재한다는 것을 항상 염두에 둔다.
- 19) 아날로그, 디지털 전원을 분리 설계하여 최종단에서 비드를 통해 연결한다.




그림 20. 아날로그, 디지털전원의 분리

- 20) 부품의 위치는 예민한 OP-amp 와 같은 부품과 잡음을 많이 만들어 내는 부품 그리고 고속소자를 가능한 프레임 접지나 메인 보드에 가깝게 배치한다.




그림 21. 부품 및 생산라인의 기기배치

- 21) PCB 의 상하 패턴은 수직 배열하여 상하 패턴간 교차 면적을 줄여 결합을 방지한다.
- 22) 반도체 QFP 화, 칩부품의 사용, 표면실장 등의 방법을 이용하여 실장밀도를 높인다.
- 23) 접지루프를 최소화 시켜 EMI 발생량을 줄이고, 방사내성을 향상시킨다.
- 24) 로직이나 능동소자의 선택에 있어 부품자체가 EMC 내성이 강한 부품을 사용.
- 25) 클럭회로의 출력은 계통별로 댐핑 저항이나 3 극 컨덴서를 삽입하여 고조파를 줄인다.




그림 22. PC 주변 클럭회로의 댐핑저항, 필터 사용 예 (33-200 Ω 선택)

7.2 본 제품에 적용된 EMC 설계 기본 이론

EMC 설계이론	내 용
전원회로 필터설계 및 스위칭 노이즈저감법	스위칭 전원이나 회로부하에서 발생된 고주파 성분을 제거하기 위해 전원의 Common mode, Normal mode 특성에 따른 필터회로 구성

8. 종합적인 기술지원 내용 분석

본 사례인 모터 Controller의 EMI도 중요하지만 자동차의 특성상 고저온 상태, 지속적인 진동 상태 등의 가혹한 조건에서 동작하므로 정상적인 동작을 하기 위해서는 외란에 의한 오동작이나 회로상의 과전압, 과전류, short 상태 등에 대한 신뢰성 극도로 요구된다. 차량에 설치되는 제품은 무엇보다 전원안정화가 요구되며 본 제품의 경우 DC 전원단 및 보드의 아날로그 Ground와 Digital Ground의 분리가 필요하다. 분리하는 방법으로는 Ground를 페라이트 비드 등을 사용하여 분리하는 방법이 필요하다.

또한 차량의 Generator나 엔진 등에서 발생하는 노이즈 및 서지로부터 회로를 보호하기 위해서는 OP Amp, Tr 등의 입력단에 바이패스 콘덴서 (104정도)를 삽입하여 외부로부터 유입되는 노이즈로부터 회로를 보호하는 것이 필요하다.

9. 향후 제품설계에 반영되어야 할 방향

향후 제품설계에 반영되어야 할 것으로는 기본적으로 전원안정화를 이룰 수 있도록 필터회로를 추가하고, 주요 능동소자의 입력단에는 반드시 바이패스 콘덴서 처리를 권한다.